LIQUID CRYSTAL DISPLAY

Patent number:

JP9097909

Publication date:

1997-04-08

SHARP KK

Inventor:

OZEKAWA SEISHI; YAMASHITA TOSHIHIRO; TAKATO

YUTAKA

Applicant:

Classification:
- international:

G02F1/136; G02F1/1368; H01L27/12; H01L29/786;

G09G3/36; G02F1/13; H01L27/12; H01L29/66;

G09G3/36; (IPC1-7): H01L29/786; G02F1/136

- european:

H01L27/12

Application number: JP19950251318 19950928 Priority number(s): JP19950251318 19950928


Report a data error he


Also published as:

US6028580 (A

Abstract of JP9097909

PROBLEM TO BE SOLVED: To enhance an excellent article rate of a liquid crystal display by a method wherein it is possible to readily modify wire defects caused by a fail of a thin film transistor constituting a drive circuit buffer in an active matrix type liquid crystal display integral with the drive circuit. SOLUTION: This display comprises a plurality of P channel thin film transistors TrP1 to TrP3 and channel thin film transistors TrN1 to TrN3 in which buffers 10 in an image signal drive circuit or a scan signal drive circuit are respectively connected in parallel. Power source wires 15, 16 and an output wire 17 which are connected to each of the thin film transistors TrP1 to TrP3 and TrN1 to TrN3 are branched from main wiring parts 15a, 16a, 17a. Formation is made with wiring patterns comprising these and branch wiring parts 15b, 16b, 17b provided between them and a contact 19.





Data supplied from the esp@cenet database - Worldwide

001-5714342916=RIPLO

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-97909

(43)公開日 平成9年(1997)4月8日


(51) Int. Cl. ⁶		· FI				
		H01L 29/78	612	C		
G02F 1/136	500	G02F 1/136	500			
		HO1L 29/78	612	A		
		審査請求 未請才	· 請求項の)数 5	OL,	(全13頁)
(21)出願番号	特願平7-251318	(71)出額人 000005	049			· ·
		シャー	プ株式会社			
(22) 出願日	平成7年(1995)9月28日	大阪府.	大阪市阿倍	野区長河	他町224	聋22 号
		(72)発明者 小瀬川	征志			
	·	大阪府	大阪市阿倍	野区長	也町22年	番22号 シ
		ャープ	株式会社内			
		(72) 発明者 山下	俊弘			
		大阪府	大阪市阿倍	野区長	地町22 4	番22号 シ `
		ヤープ	株式会社内			
		(72)発明者 △高▽	藤 裕			
			大阪市阿倍		他町224	番22号 シ
		ヤーブ	株式会社内			
		(74)代理人 弁理士	原 謙三			


(54)【発明の名称】液晶表示装置

(57)【要約】

【課題】 駆動回路一体型のアクティブマトリクス型液晶表示装置において、駆動回路のバッファを構成する薄膜トランジスタの不良に起因する線欠陥を容易に修正できるようにし、液晶表示装置の良品率を向上させる。

【解決手段】 映像信号駆動回路や走査信号駆動回路のパッファ10が、各々並列に接続された複数のPチャネル薄膜トランジスタTrP,~TrP,、Nチャネル薄膜トランジスタTrN,~TrN,を備えると共に、各薄膜トランジスタTrP,~TrP,,TrN,~TrN,に接続された電源線15・16、出力線17は、主配線部15a・16a・17aと、これらから分岐し、これらとコンタクト19との間に設けられた分岐配線部15b・16b・17bとからなる配線パターンで形成されている。





(2)

30

特開平9-97909

2

【特許請求の範囲】

【請求項1】複数の表示画素部が形成された基板上に、 これら表示画素部を駆動する駆動回路が形成された液晶 表示装置において、

1

上記駆動回路のバッファは、直列に接続されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、複数の薄膜トランジスタを並列に接続してなる構成を有し、これら複数の薄膜トランジスタに配されるバッファの電源線又は出力線は、主配線部とこの主配線部から個々の10薄膜トランジスタへと分岐した分岐配線部とからなる配線パターンで形成されていることを特徴とする液晶表示装置。

【請求項2】上記分岐配線部は、主配線部と、電源線又は出力線が半導体層と接続するコンタクトとの間にあることを特徴とする上記請求項1記載の液晶表示素子。

【請求項3】複数の表示画素部が形成された基板上に、 これら表示画素部を駆動する駆動回路が形成された液晶 表示装置において、

上記駆動回路のバッファは、直列に接続されたPチャネ 20 ル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、複数ゲートの薄膜トランジスタを複数並列に接続してなる構成を有し、これら複数の薄膜トランジスタに配されるバッファのゲート線は、各ゲート毎に分割された分割配線部と、複数の薄膜トランジスタの間、又は各分割配線部の末端部に設けられた分割配線部同士が繋がっている繋ぎ配線部とからなる配線パターンで形成されていることを特徴とする液晶表示装置。

【請求項4】複数の表示画素部が形成された基板上に、 これら表示画素部を駆動する駆動回路が形成された液晶 表示装置において、

上記駆動回路のバッファは、直列に接続されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、一続きの半導体島を用いて作られた複数の薄膜トランジスタが並列に接続されたものからなり、複数の薄膜トランジスタに接続された電源線、出力線、又はゲート線は、主配線部とこの主配線部から個々の薄膜トランジスタへと分岐した分岐配線部とからなる配線パターンで形成され 40 ていることを特徴とする液晶表示装置。

【請求項5】バッファのゲート線を薄膜トランジスタのゲート電極部とで構成する、薄膜トランジスタ間の間配線部が、ゲート電極部を形成する薄膜層とは異なる薄膜層から形成されると共に、薄膜トランジスタの近傍でスルーホールを介してゲート電極部に接続されていることを特徴とする上記請求項1、2、3又は4記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の表示画素部が形成された基板上に、これら表示画素部を駆動する駆動回路が形成された駆動回路一体型の液晶表示装置に関するものである。

[0002]

【従来の技術】駆動回路一体型のアクティブマトリクス型液晶表示装置では、複数の表示画素部と共に、これらの表示画素部を制御する画素用薄膜トランジスタが設けられた基板上に、画素用薄膜トランジスタを点順次に駆動する映像信号駆動回路と走査信号駆動回路とが形成されている。

【0003】このような駆動回路一体型のアクティブマトリクス型液晶表示装置は、本発明の説明図である図2を参照して説明すると、液晶層からなる表示画素部3を制御する画素用薄膜トランジスタ4のソース側に、映像信号駆動回路1からの映像信号線7が接続される一方、ゲート側に、走査信号駆動回路2からの走査信号線6が接続されている。尚、5は補助容量である。

【0004】上記の映像信号駆動回路1は、シフトレジスタ9と、バッファ10と、アナログスイッチ11とを備え、また、走査信号駆動回路2は、シフトレジスタ9と、バッファ10とを備えている。

【0005】従来、映像信号駆動回路1や走査信号駆動回路2に搭載されるバッファは、例えば図13に示すパッファ62のように、高電位電源Vddと低電位電源Vssとの間に、Pチャネル薄膜トランジスタ60とNチャネル薄膜トランジスタ61とが直列に接続されてなる構成が用いられている。

【0006】ところが、このようなバッファ62を備えた液晶表示装置では、バッファ62を構成する薄膜トランジスタ60・61の故障に起因する線欠陥が発生し易く、パネル良品率の向上が図れないといった問題点を有している。

【0007】つまり、走査信号駆動回路2に備えられた上記バッファ62において、薄膜トランジスタ60・61の何れか一方に不良が発生すると、この不良薄膜トランジスタに走査信号線6で結線されている画素用薄膜トランジスタ4に正常な信号が入力されない。すると、その走査信号線6上にある表示画素部3が正常に点灯せず、線状の欠陥が生じることとなる。

【0008】尚、バッファ62を構成する薄膜トランジスタ60・61の不良発生原因としては、ダストや静電気などが考えられ、静電破壊防止に関連して、特開平6-260650号公報には、薄膜トランジスタにおける静電気に弱い薄膜半導体領域の端部を、真性半導体や、チャネル形成領域と同じ導電体にすることによって、この部分の耐圧を上げ、薄膜トランジスタ全体の耐圧を上げる方法が開示されている。しかしながら、これでは、薄膜トランジスタの不良は起こり難く成るものの、不良50発生を完全に無くすことは不可能である。

(3)

10

特開平9-97909

【0009】一方、特開平6-123896号公報には、水素化処理による薄膜トランジスタの特性向上を目的として、バッファを構成する薄膜トランジスタを複数並列に接続することが開示されている。図14に、薄膜トランジスタの並列接続を、映像信号書き込みスイッチ用薄膜トランジスタを例として示す。図において、63が薄膜トランジスタであり、64が映像信号線入力、65がゲート信号であるシフトレジスタ出力を入力するシフトレジスタ出力線、66が映像信号線出力である。

[0010]

【発明が解決しようとする課題】しかしながら、このような単純な並列接続では、レーザ等を用いて不良が発生した薄膜トランジスタ63を切り離す場合、図においてハッチングにて示す、映像信号線入力64や映像信号線出力66とシフトレジスタ出力線65との狭い間の半導体層を切断する必要があり、切断時にシフトレジスタ出力線65を傷つける虞れが多分にあり、バッファの修正による良品率の向上は望めない。

【0011】また、一般にパッファは、トランジスタサイズが大きいため、ゲード線の配線長は長くなり、アン 20 テナ効果により薄膜トランジスタの静電破壊が生じ易いといった別の問題も有している。

【0012】本発明の第1の目的は、バッファを構成する薄膜トランジスタの不良に起因する線欠陥を、容易に修正できる液晶表示装置を提供し、液晶表示装置のパネル良品率を向上させることにあり、第2の目的は、バッファを構成する薄膜トランジスタ自体を不良となり難い構造とすることで、パネル良品率をさらに向上させることにある。

[0013]

【課題を解決するための手段】本発明の請求項1記載の液晶表示装置は、上記の課題を解決するために、複数の表示画素部が形成された基板上に、これら表示画素部を駆動する駆動回路が形成された液晶表示装置において、上記駆動回路のパッファは、直列に接続されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、複数の薄膜トランジスタを並列に接続してなる構成を有し、これら複数の薄膜トランジスタに配されるバッファの電源線又は出力線は、主配線部とこの主配線部から個々の40薄膜トランジスタへと分岐した分岐配線部とからなる配線パターンで形成されていることを特徴としている。

【0014】これによれば、並列に接続された複数の薄膜トランジスタに配されるバッファの電源線又は出力線は、主配線部とこの主配線部から個々の薄膜トランジスタへと分岐した分電配線部とからなる配線パターンで形成されている。したがって、並列に接続された薄膜トランジスタのうちの一つに、ゲートーソース間リーク等の電源線に関係する不良が発生した場合、電源線における分岐配線部をレーザ等を用いて切断することで、残りの50

薄膜トランジスタの動作に影響を与えることなく、パッファ回路から不良薄膜トランジスタを切り離して、不良薄膜トランジスタに起因した線欠陥を容易に修正できる。同様に、並列に接続された薄膜トランジスタのうちの一つに、ゲートードレイン間リーク等の出力線に関係する不良が発生した場合は、出力線における分岐配線部をレーザ等を用いて切断することで線欠陥を容易に修正できる。尚、パッファにおける不良位置の特定は、微弱発光の解析或いはプローブによる波形観測等で行える。

【0015】薄膜トランジスタの不良モードとしては、ゲートーソース間リーク、ゲートードレイン間リーク、ソースードレイン間リーク等の複数のタイプがあるが、電源線と出力線の両方を分岐配線部を有する配線パターンで形成し、電源線、出力線の両方を分岐配線部で切断して不良薄膜トランジスタを切り離すことで、任意の不良モードに対応できる。

【0016】本発明の請求項2記載の液晶表示装置は、 上記の課題を解決するために、請求項1の構成におい て、上記分岐配線部は、主配線部と、電源線又は出力線 が半導体層と接続するコンタクトとの間にあることを特 徴としている。

【0017】これによれば、分岐配線部が主配線部とコンタクトとの間に形成されているので、薄膜トランジスタにおけるゲート電極部を傷つけるといった失敗なく分岐配線部を切断できる。

【0018】本発明の請求項3記載の液晶表示装置は、上記の課題を解決するために、複数の表示画素部が形成された基板上に、これら表示画素部を駆動する駆動回路が形成された液晶表示装置において、上記駆動回路のバッファは、直列に接続されたPチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、複数ゲートの薄膜トランジスタを複数並列に接続してなる構成を有し、これら複数の薄膜トランジスタに配されるバッファのゲート線は、各ゲート毎に分割された分割配線部と、複数の薄膜トランジスタの間、又は各分割配線部の末端部に設けられた分割配線部同士が繋がっている繋ぎ配線部とからなる配線パターンで形成されていることを特徴としている

【0019】これによれば、並列に接続された複数の薄膜トランジスタは、それぞれ複数ゲートのものであり、それにおけるゲート線は、各ゲート毎に分割された分割配線部と、複数の薄膜トランジスタの間又は各分割配線部の末端部に設けられた分割配線部同士が繋がっている繁ぎ配線部とからなる配線パターンで形成されている。したがって、並列に接続された薄膜トランジスタのうちの一つに、ゲートードレイン間リークやゲートーソース間リーク等のゲート線に関係する不良が発生した場合、ゲート線における分割配線部のうちの不良の発生している方をレーザ等を用いて切断することで、残りの薄膜ト

(4)

特開平9-97909

5

ランジスタの動作に影響を与えることなく、バッファ回路から不良薄膜トランジスタを切り離して、不良薄膜トランジスタに起因した線欠陥を容易に修正できる。ここで、たとえ一方の分割配線部を切断したとしても、その後段の薄膜トランジスタの複数のゲートには、切断されずに残った分割配線部及び繋ぎ配線部を通ってゲート信号が送られることなり、後段の薄膜トランジスタへの影響はない。

【0020】本発明の請求項4記載の液晶表示装置は、上記の課題を解決するために、複数の表示画素部が形成 10 された基板上に、これら表示画素部を駆動する駆動回路が形成された液晶表示装置において、上記駆動回路のバッファは、直列に接続されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、一続きの半導体島を用いて作られた複数の薄膜トランジスタが並列に接続されたものからなり、複数の薄膜トランジスタに接続された電源線、出力線、又はゲート線は、主配線部とこの主配線部から個々の薄膜トランジスタへと分岐した分岐配線部とからなる配線バターンで形成されていることを特徴 20 としている。

【0021】これによれば、一続きの半導体島を用いて 作られた並列に接続された複数の薄膜トランジスタに配 されるパッファの電源線、出力線、又はゲート線は、主 配線部とこの主配線部から個々の薄膜トランジスタへと 分岐した分電配線部とからなる配線パターンで形成され ている。したがって、並列に接続された薄膜トランジス タのうちの一つに、ゲートーソース間リークやソースー ドレイン間リーク等の電源線に関係する不良が発生した 場合は、電源線における分岐配線部をレーザ等を用いて 30 切断することで、残りの薄膜トランジスタの動作に影響 を与えることなく、パッファ回路から不良薄膜トランジ スタを切り離して、不良薄膜トランジスタに起因した線 欠陥を容易に修正できる。同様に、ゲート-ドレイン間 リークやソースードレイン間リーク等の出力線に関係す る不良が発生した場合は、出力線における分岐配線部を レーザ等を用いて切断することで、線欠陥を容易に修正 できる。同様に、ゲートーソース間リークや、ゲートー ドレイン間リークといったゲート線に関係する不良が発 生した場合は、ゲート線における分岐配線部をレーザ等 40 を用いて切断することで、線欠陥を容易に修正できる。 【0022】そして、電源線と出力線の両方を分岐配線 部を有する配線パターンで形成し、電源線、出力線の両 方を分岐配線部で切断して不良薄膜トランジスタを切り

【0023】さらに、並列に接続された複数の薄膜トランジスタを、一続きの半導体島を用いて作っているので、薄膜トランジスタを構成する半導体が個々に分割されている構成に比べてパッファサイズを小さくできる。 【0024】本発明の請求項5記載の液晶表示装置は、

離すことで、任意の不良モードに対応できる。

上記の課題を解決するために、上記請求項1、2、3又は4記載の液晶表示装置において、バッファのゲート線を薄膜トランジスタのゲート電極部とで構成する、薄膜トランジスタ間の間配線部が、ゲート電極部を形成する薄膜層とは異なる薄膜層から形成されると共に、薄膜トランジスタの近傍でスルーホールを介してゲート電極部に接続されていることを特徴としている。

【0025】これによれば、バッファのゲート線は、ゲート電極部を形成する薄膜層とそれとは異なる薄膜層とをスルーホールを介して接続することで形成されるので、ゲートの配線長が長くなるのを防げ、バッファのゲート線にて発生し易かったアンテナ効果による薄膜トランジスタの静電破壊が効果的に抑制される。

[0026]

【発明の実施の形態】

(実施の形態1)本発明の実施の一形態について図1ないし図4に基づいて説明すれば、以下の通りである。

【0027】本実施の形態に係る駆動回路一体型のアクティブマトリクス型液晶表示装置は、図2に示すように、複数の表示画素部3が形成されている基板8上に、映像信号駆動回路1と走査信号駆動回路2とが形成されており、これら映像信号駆動回路1と走査信号駆動回路2にて、映像信号線7と走査信号線6との交差部分に形成されている画案用薄膜トランジスタ4を駆動して、液晶層からなる表示画素部3に表示を行わせるようになっている。尚、図において5は補助容量であり、この補助容量に印加される電圧も、画素用薄膜トランジスタ4にて制御される。

【0028】上記の映像信号駆動回路1は、シフトレジスタ9、パッファ10、及びアナログスイッチ11とを備えており、走査信号駆動回路2は、シフトレジスタ9、及びパッファ10を備えている。

【0029】上記のバッファ10は、高電位電源Vdd と低電位電源Vssとの間に直列に接続された、Pチャ ネル薄膜トランジスタとNチャネル薄膜トランジスタと から構成される。そして、本実施の形態の液晶表示装置 においては、図1 (a) に示すように、Pチャネル薄膜 トランジスタ及びNチャネル薄膜トランジスタは、それ ぞれ並列に接続された3個のPチャネル薄膜トランジス タTrP, ・TrP,・TrP, 及びNチャネル薄膜ト ランジスタTrN, ·TrN, ·TrN, からなる。 【0030】この図1 (a) は、パッファ10を、基板 8側から見た平面図であって、同図(b)に、(a)に おけるのA-A'線矢視断面図を示す。図において、1 2が基板8上に形成された半導体層であり、13・14 が絶縁膜、Gがゲート電極部である。また、15・16 が、半導体層12のソースSに接続された高電位電源V d d 側と低電位電源 V s s 側の電源線であり、17が半 導体層12のドレインDに接続された出力線、19が電 50 源線15・16或いは出力線17と半導体層12とを接

特開平9-97909

•

統するコンタクトである。但し、(a)の平面図におい ては、基板8と絶縁膜13・14は図示されていない。 【0031】 (a) に示すように、上記の電源線15・ 16及び出力線17は、それぞれ一本の主配線部15a 16a・17aと、これら主配線部15a・16a・ 17aから個々の薄膜トランジスタTrP, ~Tr P, TrN, ~TrN, へと分岐した分岐配線部15 b・16b・17b (図中、ハッチングにて示す) とか らなる配線パターンで形成されている。これらの分岐配 線部15b・16b・17bは、各々の接続されている 10 薄膜トランジスタTrP, ~TrP, , TrN, ~Tr N、に不良が生じた際にその不良のある薄膜トランジス 夕を切り離すべく切断されるものである。したがって、 レーザによる切断時にゲート電極部Gを傷つけるのを防 ぐために、主配線部15a・16a・17aとコンタク ト19との間に形成されている。そして、その幅は、プ ロセスのデザインルールとレーザによる切断のし易さを 考慮すると、2μmから接続されている薄膜ドランジス タTrP, ~TrP, , TrN, ~TrN, のチャネル 幅Wの1/2の間にあることが望ましい。

【0032】一方、図において18は、各薄膜トランジスタTrP, \sim TrP, , TrN, \sim TrN, のゲート電極部Gに制御(ゲート)信号を印加するためのゲート線である。このゲート線18は、各薄膜トランジスタTrP, \sim TrP, , TrN, \sim TrN, の各ゲート電極部Gと同じ薄膜層から構成されており、各ゲート電極部Gを配線の一部として含んでいる。

【0033】このような構成のパッファ10を有する本 液晶表示装置において、もしも線欠陥の発生が確認され た場合、以下のような処理で、線欠陥の修正を行うこと 30 ができる。

【0034】まず、プローブによる波形観測や微弱発光の解析により、バッファ10を調べる。その結果、図3に示すように、薄膜トランジスタTrP,に不良が検出された場合は、この不良薄膜トランジスタTrP,に接続している電源線15及び出力線17の各分岐配線部15b・17bを、レーザ等を用いて切断し、不良のある薄膜トランジスタTrP,を切り離す。

【0035】こうして、不良のある薄膜トランジスタT r P, を切り離したことで、バッファ10は、残りの2 40 つのPチャネル薄膜トランジスタTr P, ・Tr P, と、3つのNチャネル薄膜トランジスタTr N, とで、正常な信号を出力するようになり、線欠陥 は修正される。

【0036】尚、ここでは、薄膜トランジスタTrP,に不良が発生した場合の切り離しについて説明したが、その他の薄膜トランジスタTrP,・TrP,・TrN,、TrN,の何れに不良が発生した場合も、同様の処理で修正できる。

【0037】また、この場合、切断されずに残ったPチ 50 ある。

ャネル或いはNチャネルの薄膜トランジスタが2個ずつでも、映像信号駆動回路1や走査信号駆動回路2のパッファ10として正常に動作するように、各薄膜トランジスタTrP,~TrP,、TrN,~TrN,のチャネル幅Wを設定しておくことが望ましい。

【0038】以上のように、本実施の形態の駆動回路一体型のアクティブマトリクス型液晶表示装置では、映像信号駆動回路1や走査信号駆動回路2のパッファ10 は、Pチャネル及びNチャネルの薄膜トランジスタがそれぞれ、各々並列に接続された複数の薄膜トランジスタ TrP, \sim TrP, \sim TrP, \sim TrP, \sim TrP, \sim TrN, \sim bob 有膜トランジスタTrP, \sim TrP, \sim TrN, \sim T

【0039】したがって、各薄膜トランジスタTrP、 ~TrP、, TrN、~TrN、の何れかに不良が発生 20 した場合、不良のある薄膜トランジスタと接続している 分岐配線部15b・16b・17bを切断することで、 その他の正常な薄膜トランジスタへの信号の入出力を阻 害したり、ゲート電極部Gを傷つけたりすることなく、 不良の薄膜トランジスタのみを切断でき、線欠陥を容易 に修正できる。

・【0040】尚、本実施の形態では、バッファの電源線 15·16と出力線17の両方を、主配線部15a・1 6 a・17 aと、これから分岐された分岐配線部15 b 16b・17bとからなる配線パターンで形成してい たので、電源線15・16と出力線17の両方を切断す ることで、ゲートーソース間リーク、ゲートードレイン 間リーク、ソースードレイン間リーク等の任意の不良モ ードにおいて修正可能であるが、上述したように、ゲー トーソース間リーク等の電源線15・16に関係する不 良であれば電源線15・16の分岐配線部15b・16 bのみを切断するだけでよく、また、ゲートードレイン 間リーク等の出力線17に関係する不良であれば出力線 17の分岐配線部17bのみを切断すればよい。したが って、ゲートードレイン間のリークによる不良が多いと 判明している場合は、出力線17のみをこのような配線 バターンで形成しておくというように、発生し易い不良 モードに合わせて、何れか一方の線のみをこのような配 線パターンで形成しておいてもよい。

【0041】また、本実施の形態では、各チャネルの薄膜トランジスタをそれぞれ複数としたが、何れかーチャネル側のみの不良が発生し易いことが判っている場合は、その不良の発生し易い方のチャネル側のみを複数の薄膜トランジスタからなる構成としてもよい。このことは、以下に示す全ての実施の形態について言えることでまる。

特開平9-97909

【0042】ところで、実験結果から、並列に接続され た複数の薄膜トランジスタの内、両端にある薄膜トラン ジスタは内側にあるものに比べて静電破壊が起こり易い ことが判明した。そこで、図4に示すパッファ10'の ように、3個のPチャネル薄膜トランジスタTェア,~ TrP, と、3個のNチャネル薄膜トランジスタTrN , ~TrN, のうちの両端に位置する薄膜トランジスタ TrP, ·TrP, ·TrN, ·TrN, のチャネル幅 を小さくして、ダミーとしてもよい。そうすれば、線欠 陥の修正が可能であるだけでなく、バッファサイズの縮 10 小をも図ることができる。

【0043】 〔実施の形態2〕本発明の他の実施の形態 を図5に基づいて説明すれば、以下の通りである。尚、 説明の便宜上、前記の実施の形態1にて示した部材と同 一の機能を有する部材には、同一の符号を付記し、その 説明を省略する。

【0044】一般にパッファは、トランジスタサイズが 大きいため、ゲート線の配線長は長くなり、アンテナ効 果により薄膜トランジスタの静電破壊が生じ易いといっ た問題がある。そこで、本実施の形態の駆動回路一体型 20 のアクティブマトリクス型液晶表示装置は、図5(a) に示すようようなバッファ20を有している。

【0045】前記の実施の形態1の液晶表示装置におけ るバッファ10では、ゲート線18は、各薄膜トランジ スタTrP, ~TrP, TrN, ~TrN, のゲート 電極部Gも、各ゲート電極部G間を繋ぐ配線部分(間配 線部)も同じ薄膜層から形成されていた。これに対し、 本実施の形態の液晶表示装置におけるパッファ20で は、ゲート線21は、(a)のB-B'線矢視断面図で ある同図(b)にも示すように、各ゲート電極部G間を 30 繋ぐ配線部分の全部がゲート電極部Gとは異なる薄膜層 Hから形成されており、これら配線部の薄膜層Hと各ゲ ート電極Gとは、薄膜トランジスタ近傍でスルーホール 22を介して接続されている。 薄膜層Hとしては、例え ば電源線15・16や出力線17と同じ薄膜層や、ゲー ト電極部Gと同じ材料からなるものでもよい。

【0046】これにより、本実施の形態の液晶表示装置 では、ゲート線21のアンテナ効果による薄膜トランジ スタTrP, ~TrP, , TrN, ~TrN, の静臨破 壊が生じ難くなる。

【0047】その結果、前記の実施の形態1と同様の構 成による線欠陥を失敗なく容易に修正できるといった効 果に加えて、薄膜トランジスタTrP、~TrP、,T rN, ~TrN, の静電破壊に起因する線欠陥の発生を も効果的に抑制でき、パネル良品率を大幅に向上させる ことができる。

【0048】尚、このようなゲート線2-1の手法は、以 下の示す実施の形態3、4、5にて示す各ゲート線に も、もちろん採用可能であることは言うまでもない。ま

電極部Gとは異なる薄膜層Hから形成する構成もある。 【0049】 (実施の形態3) 本発明の他の実施の形態

10

を図6ないし図8に基づいて説明すれば、以下の通りで ある。尚、説明の便宜上、前記の実施の形態1にて示し た部材と同一の機能を有する部材には、同一の符号を付 記し、その説明を省略する。

【0050】本実施の形態に係る駆動回路一体型のアク ティブマトリクス型液晶表示装置は、図6に示すような バッファ23を有している。

【0051】バッファ23では、Pチャネル及びNチャ ネルの薄膜トランジスタTrP, ~TrP, , TrN, ~TrN,は、マルチゲート薄膜トランジスタであり、 デュアルゲートになっている。

【0052】バッファ23では、各薄膜トランジスタT rP, ~TrP, , TrN, ~TrN, に接続する高電 位電源Vdd側の電源線24、低電位電源Vss側の電 源線25、及び出力線26は、分岐配線部を設けること。 なく各々直接接続されているのに対し、ゲート線27 は、各薄膜トランジスタTrP、~TrP,,TrN, ~TrN,のデュアルゲートG・Gに応じて分割された 分割配線部27a・27bと、これら分割配線部27a ・27b同士が、薄膜トランジスタ間で繋がれた繋ぎ配 線部27cとからなる梯子状の配線パターンにて形成さ れている。

【0053】このような構成のパッファ23を有する液 晶表示装置では、ゲートーソース間リークや、ゲートー ドレイン間リークといった、ゲート線に関係する不良モ ードを起因とする線欠陥の修正が可能である。

【0054】まず、前述と同様の方法で不良位置を検出 する。ここで、例えば、図7に示すように、Pチャネル 薄膜トランジスタTrP,の×印の位置に不良がある (ゲート-ソース間リーク) ことが検出された場合は、 | 薄膜トランジスタTェP。に接続しているゲート線27 の不良のある方の分割配線部27 aを、薄膜トランジス タTrP、の両側のハッチングにて示す部分で、レーザ 等を用いて切断し、不良のある薄膜トランジスタTrP , を切り離す。こうして、不良のある薄膜トランジスタ TrP、を切り離したことで、バッファ23は、残りの 2つのPチャネルの薄膜トランジスタTrP, ・TrP 40 , と、3つのNチャネルの薄膜トランジスタTrN, ~ TrN, とで、正常な信号を出力するようになり、線欠 陥は修正される。

【0055】尚、ここでは、薄膜トランジスタTェア, に不良が発生した場合の切り離しについて説明したが、 その他の薄膜トランジスタTrP, ·TrP, ·TrN , ·TrN, ·TrN, の何れに不良が発生した場合 も、同様の処理で修正できる。

【0056】また、この場合も、切断されずに残ったP チャネル或いはNチャネルの薄膜トランジスタが2個ず た、各ゲート電極部G間を繋ぐ配線部分の一部をゲート 50 つでも、映像信号駆動回路1や走査信号駆動回路2のバ (7)

特開平9-97909

11

ッファ23として正常に動作するように、各薄膜トランジスタ $TrP_1 \sim TrP_2$, $TrN_1 \sim TrN_2$ のチャネル幅を設定しておくことが望ましい。

【0057】また、ここで示した駆動回路一体型のアクティブマトリクス型液晶表示装置においても、並列に接続された複数の薄膜トランジスタの内、両端にある薄膜トランジスタは内側にあるものに比べて静電破壊が起こり易いことが分かっているので、図8に示すパッファ23'のように、3個のPチャネル薄膜トランジスタTrP,、3個のNチャネル薄膜トランジスタT 10rN,~TrN,のうちの両端に位置する薄膜トランジスタTrP,・TrP,・TrN,のチャネル幅を小さくして、ダミーとしてもよい。

【0058】〔実施の形態4〕本発明の他の実施の形態を、図9、図10に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態3にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。

【0059】本実施の形態に係る駆動回路一体型のアクティブマトリクス型液晶表示装置は、図9に示すような 20 バッファ28を有している。

【0060】バッファ28では、ゲート線29が、各薄膜トランジスタTrP, ~TrP, TrN, ~TrN, のデュアルゲートに応じて分割された分割配線部29 a・29b同士が繋がった繋ぎ配線部29cが設けられたリング状構造を有している。このようなリング状の配線パターンとすることで、実施の形態3のゲート線27における梯子状の配線パターンよりも、バッファサイズを小さくできるといった利点がある。

[0061] そして、このような構成とした場合も、前記の実施の形態3の場合と同じように、ゲートーソース間リークや、ゲートードレイン間リークといった、ゲート線に関係する不良モードを起因とする線欠陥の修正が可能である。

【0062】例えば図10に示すパッファ28内のPチャネル薄膜トランジスタTrP,の×印の位置に不良がある(ゲートーソース間リーク)ことが検出された場合は、この不良薄膜トランジスタTrP,に接続しているゲート線29における不良のある分割配線部29aを、薄膜トランジスタTrP,の両側のハッチングにて示す部分で、レーザ等を用いて切断して、不良薄膜トランジスタTrP,を切り離すことで、線欠陥を修正することができる。

【0063】また、この場合も、切断されずに残った P チャネル或いは N チャネルの薄膜トランジスタが 2 個ずつでも、映像信号駆動回路 1 や走査信号駆動回路 2 のパッファ 2 8 として正常に動作するように、各薄膜トランジスタ T r P, ~ T r N, のチャネル幅を設定しておくことが望ましい。

【0064】 (実施の形態5) 本発明の他の実施の形態を図11、図12に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記の実施の形態1にて示した部材と同一の機能を有する部材には、同一の符号を付

12

記し、その説明を省略する。 【0065】本実施の形態に係る駆動回路一体型のアク ティブマトリクス型液晶表示装置は、図11に示すよう

なパッファ30を有している。

[0066] パッファ30では、高電位電源Vddに接続された電源線31と、低電位電源Vssに接続された電源線32との間に、直列に接続されたPチャネル薄膜トランジスタとから構成されており、本実施の形態においては、Pチャネル薄膜トランジスタとNチャネル薄膜トランジスタは、それぞれ一続きの半導体島35・36を用いて作られた各6個の薄膜トランジスタTrP, ~TrP, TrN, ~TrN, が並列に接続された構成となっている。

[0067] そして、各6個の薄膜トランジスタTrP、 ~TrP。, TrN,~TrN。に形成されたパッファの電源線31・32、出力線33、ゲート線34はそれぞれ、主配線部31a・32a・33a・34aと、これから分岐された分岐配線部31b・32b・33b・34bとからなる配線パターンで形成されている。

【0068】そして、このような構成とした場合も、あらゆる不良モードの線欠陥を修正することができる。

【0069】例えば、図12に示すように、バッファ23のPチャネル薄膜トランジスタTrP,に不良があることが前述した方法で検出された場合は、図中ハッチングにて示すこの不良薄膜トランジスタTrP,に接続している電源線31、出力線33、ゲート線34の各分岐配線部31b・33b・34bをレーザ等を用いて切断して、不良薄膜トランジスタTrP,を切り離す。この場合、PチャネルトランジスタTrP,・TrP,も同時に切り離されるが、Pチャネル側の3つの残りの薄膜トランジスタTrP,・TrP,と、Nチャネル側の6個の薄膜トランジスタTrN,~TrN,とで、正常な信号を出力するようになり、線欠陥は修正される

【0070】また、この場合も、前記と同様に、切断されずに残ったPチャネル、Nチャネルの薄膜トランジスタがたとえ3個ずつでも、バッファ30が正常に動作するように、Pチャネル薄膜トランジスタTrP, ~TrP, 、Nチャネル薄膜トランジスタTrN, ~TrN, のチャネル幅を設定しておくことが望ましい。

【0071】尚、図12の切断バターンでは、不良薄膜トランジスタTrP,に接続する電源線31、出力線3 3、ゲート線34のすべてを各分岐配線部31b・33 b・34bの部分で切断したので、あらゆる不良モードにも対応可能であるが、例えば、ゲートーソース間リー 50 クといった場合は、電源線31或いはゲート線34にお

されている構成である。

特開平9-97909

13

ける分岐配線部31b・34bの何れかを切断することでも、不良薄膜トランジスタTrP、を切り離して、線欠陥を修正することができる。同様に、ゲートードレイン間リークといった場合は、出力線33或いはゲート線34における分岐配線部33b・34bの何れかを切断することでも、不良薄膜トランジスタTrP、を切り離して、線欠陥を修正することができる。したがって、ゲートードレイン間のリークによる不良が多いと判明している場合は、出力線33或いはゲート線34のみをこのような配線パターンで形成しておくというように、発生10し易い不良モードに合わせて、何れか一方の線のみをこのような配線パターンで形成しておいてもよい。

【0072】そして、このように、一続きの半導体島35・36を用いて複数の薄膜トランジスタTrP,~TrP,个TrP,个TrN,を構成することで、各薄膜トランジスタを構成する半導体が個々に分割されている構成に比べてパッファサイズを小さくできるといった利点がある。

[0073]

【発明の効果】本発明の請求項1記載の液晶表示装置は、以上のように、上記駆動回路のバッファは、直列に接続されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、複数の薄膜トランジスタを並列に接続してなる構成を有し、これら複数の薄膜トランジスタに配されるバッファの電源線又は出力線は、主配線部とこの主配線部から個々の薄膜トランジスタへと分岐した分岐配線部とからなる配線バターンで形成されている構成である。

【0074】これにより、並列に接続された薄膜トラン 30 ジスタのうちの一つに、電源線又は出力線に関係する不良が発生した場合、残りの薄膜トランジスタの動作に影響を与えることなく、バッファ回路から不良薄膜トランジスタを切り離して、不良薄膜トランジスタに起因した線欠陥を容易に修正することが可能となり、線欠陥に起因した不良パネル数を低減させ、パネル良品率の向上を図れるという効果を奏する。

【0075】本発明の請求項2記載の液晶表示装置は、 以上のように、請求項1の構成において、上記分岐配線 部は、主配線部と、電源線又は出力線が半導体層と接続 40 するコンタクトとの間にある構成である。

【0076】これにより、薄膜トランジスタにおけるゲート電極部を傷つけるといった失敗なく分岐配線部を切断でき、その結果、パネル良品率のさらなる向上を図れるという効果を奏する。

【0077】本発明の請求項3記載の液晶表示装置は、以上のように、上記駆動回路のバッファは、直列に接続 されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れかーチャネル側が、複数ゲートの薄膜トランジスタを複数並列に 50 接続してなる構成を有し、これら複数の薄膜トランジスタに配されるパッファのゲート線は、各ゲート毎に分割された分割配線部と、複数の薄膜トランジスタの間、又は各分割配線部の末端部に設けられた分割配線部同士が繋がっている繋ぎ配線部とからなる配線パターンで形成

【0078】これにより、並列に接続された薄膜トランジスタのうちの一つに、ゲート線に関係する不良が発生した場合、残りの薄膜トランジスタの動作に影響を与えることなく、バッファ回路から不良薄膜トランジスタを切り離して、不良薄膜トランジスタに起因した線欠陥を容易に修正することが可能となり、線欠陥に起因した不良パネル数を低減させ、パネル良品率の向上を図れるという効果を奏する。

【0079】本発明の請求項4記載の液晶表示装置は、以上のように、上記駆動回路のバッファは、直列に接続されたPチャネル薄膜トランジスタとNチャネル薄膜トランジスタとを備えると共に、少なくとも何れか一チャネル側が、一続きの半導体島を用いて作られた複数の薄膜トランジスタが並列に接続されたものからなり、複数の薄膜トランジスタに接続された電源線、出力線、又はゲート線は、主配線部とこの主配線部から個々の薄膜トランジスタへと分岐した分岐配線部とからなる配線パターンで形成されている構成である。

【0080】これにより、並列に接続された薄膜トラン ジスタのうちの一つに、ゲートーソース間リークやソー スードレイン間リーク等の電源線に関係する不良が発生 した場合は、電源線における分岐配線部をレーザ等を用 いて切断することで、ゲートードレイン間リークやソー スードレイン間リーク等の出力線に関係する不良が発生 した場合は、出力線における分岐配線部をレーザ等を用 いて切断することで、ゲートーソース間リークや、ゲー トードレイン間リークといったゲート線に関係する不良 が発生した場合は、ゲート線における分岐配線部をレー ザ等を用いて切断することで、それぞれ線欠陥を容易に 修正できる。また、電源線と出力線の両方を分岐配線部 を有する配線パターンで形成し、電源線、出力線の両方 を分岐配線部で切断して不良薄膜トランジスタを切り離 すことで、任意の不良モードに対応できる。その結果、 線欠陥に起因した不良パネル数を低減させ、パネル良品 率の向上を図れるという効果を奏する。さらに、並列に 接続された複数の薄膜トランジスタを、一続きの半導体 島を用いて作っているので、薄膜トランジスタを構成す る半導体が個々に分割されている構成に比べてパッファ サイズを小さくできるという効果も併せて奏する。

【0081】本発明の請求項5記載の液晶表示装置は、 以上のように、上記請求項1、2、3又は4記載の液晶 表示装置において、バッファのゲート線を薄膜トランジ スタのゲート電極部とで構成する、薄膜トランジスタ間 の間配線部が、ゲート電極部を形成する薄膜層とは異な

特開平9-97909

16

15

る薄膜層から形成されると共に、薄膜トランジスタの近 傍でスルーホールを介してゲート電極部に接続されてい る構成である。

[0082] これにより、上記請求項1、2、3又は4の構成による効果に加えて、トランジスタサイズの大きいバッファのゲート線にて発生しやすかった薄膜トランジスタの静電破壊が効果的に抑制され、その結果、さらなるパネル良品率の向上が図れるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の実施の一形態を示すもので、(a)は 10 駆動回路一体型の液晶表示装置を構成する基板に設けられた、駆動回路のバッファを基板の裏面側から基板と絶縁膜を除いて見た図であり、(b)は上記バッファの要部断面図である。

[図2]上記駆動回路一体型の液晶表示装置の構成を示す説明図である。

【図3】不良部が修正された図1に示すバッファを基板の裏面側から基板と絶縁膜を除いて見た図である。

【図4】本発明の他の実施の一形態を示すもので、駆動 回路一体型の液晶表示装置を構成する基板に設けられ た、駆動回路のバッファを基板の裏面側から基板と絶縁 膜を除いて見た図である。

【図5】本発明の他の実施の一形態を示すもので、

(a) は駆動回路一体型の液晶表示装置を構成する基板 に設けられた、駆動回路のバッファを基板の裏面側から 基板と絶縁膜を除いて見た図であり、(b) は上記パッ ファの要部断面図である。

【図6】本発明の他の実施の一形態を示すもので、駆動 回路一体型の液晶表示装置を構成する基板に設けられ た、駆動回路のバッファを基板の裏面側から基板と絶縁 30 膜を除いて見た図である。

【図7】不良部が修正された図6に示すバッファを基板の裏面側から基板と絶縁膜を除いて見た図である。

【図8】本発明の他の実施の一形態を示すもので、駆動 回路一体型の液晶表示装置を構成する基板に設けられ た、駆動回路のバッファを基板の裏面側から基板と絶縁 膜を除いて見た図である。

【図9】本発明の他の実施の一形態を示すもので、駆動 回路一体型の液晶表示装置を構成する基板に設けられ た、駆動回路のバッファを基板の裏面側から基板と絶縁 40 膜を除いて見た図である。

【図10】不良部が修正された図9に示すバッファを基板の裏面側から基板と絶縁膜を除いて見た図である。

[図11] 本発明の他の実施の一形態を示すもので、駆動回路一体型の液晶表示装置を構成する基板に設けられた、駆動回路のパッファを基板の裏面側から基板と絶縁

膜を除いて見た図である。

【図12】不良部が修正された図11に示すパッファを 基板の裏面側から基板と絶縁膜を除いて見た図である。

[図13] 従来例を説明するもので、パッファの回路図である。


【図14】従来例を説明するもので、映像信号書き込み スイッチ用薄膜トランジスタの平面図である。


【符号の説明】


	「仏 や へがい」	
	1	映像信号駆動回路
10	2	走査信号駆動回路
	3	表示画素部
	4	画素用薄膜トランジスタ
	5	補助容量
	6	走査信号線
	7	映像信号線
	8	基板
	10, 10'	パッファ
	1 2	半導体層
	15, 16	電源線
20	15a, 16a	主配線部
	15b, 16b	分岐配線部
	1 7	出力線
	17 a	主配線部
	17 b	分岐配線部
	1 8	ゲート線
	1 9	コンタクト
	2 0	パッファ
	2 1	ゲート線
	2 2	スルーホール
30	23, 23'	パッファ
	2 7	ゲート線
	27a, 27b	分割配線部
	27 c	繋ぎ配線部
	. 2 8	パッファ
	2 9	ゲート線
	29a, 29b	分割配線部
	29 c	繋ぎ配線部
	3 0	パッファ
	31, 32	電源線
40	3 3	出力線
	3 4	ゲート線
	3 5	半導体島
	3 6	半導体島
	G	ゲート電極
	$TrP_i \sim TrP_i$	Pチャネル薄膜トランジスタ Nチャネル葉噌トランジスタ
	$TrN_i \sim TrN_i$	Nチャネル薄膜トランジスタ


(10)

特開平9-97909













(11)

特開平9-97909












(12)


特開平9-97909



29c







(13)

